A. PCB要學習哪些基本知識
要了解電子工藝 PCB的外形尺寸的定義以及與外殼機箱之間的關系.要了解常見元器件的封裝的含義以及與元器件外型之間的聯系.要能夠掌握元器件布局的工藝 布線的工藝.EMC等
B. pcb設計需要學什麼-新手問題
現在一般設計簡單的PCB在我們這里都會用Protel 99 SE來用,因為這個簡單易學,一般的PCB都可以設計,強烈版建議你學,當然現在權設計PCB的軟體很多很多,一般長用的還有DXP也就是Protel的升級版,還有PDAS2005也不錯.先學的話就Protel 99 SE吧~~不會錯的~~
C. 電路板方面的知識學習
學習《電路》、《電子技術基礎》，掌握基礎 知識：數字電子、模擬電子、器件的功能、管腳定義、常用的封裝；
學習設計軟體：protel 、PADS。
D. 初學者學習PCB布線大概需要那些知識一般要學多久才能自己畫自定義PCB板（就是有原理圖但是PCB自定）
基本的要求不高的 主要是查找電子元器件的參數，比如引腳之間的回距離等等 方便你正答確畫圖，其次的話就是布局布線的問題啦 加油撒，那一本protus 的書來看看，網上很多電子版的可以先嘗試入門， 或者你可以直接畫自己的板，遇到不懂的就可以去找了
E. 從事pcb需要哪些知識
這要抄看你是從事PCB設計呢？還是PCB生產方面襲的。
如果是想要從事PCB設計，
1.了解PCB的形成原理，和設計方式；（需要讀相關的專業的）
2.了解PCB的生產全過程，（這個知道大概流程就行，並不一定要親自上手的。）
生產PCB，
1.化學物品的應用常識一定要具備，因為這個行業用的很多；
2.發揮艱苦奮斗的精神，做事切記謹慎細心。因為這個行業中的每個流程的葯水比例，測試參數都需要比較精準的，有時候還需要經過長期的工作後，細心的發現設備的誤差和規律，已達到最佳生產狀態。
F. 學DXP畫原理圖和PCB圖需要哪些基礎知識
看你畫什麼板子，你了解自己要干什麼，可以說什麼都不需要知道，也可以說需要知道很多東西，信號完整性，電源完整性，抗干擾設計等等。
G. PCB板設計需要哪些知識
電氣電路基本知識 電路原理知識 還有設計軟體的應用 設計是一個很技術性的東東 找個師傅學習下
H. pcb布線基礎知識
布線（Layout）是PCB設計工程師最基本的工作技能之一。走線的好壞將直接影響到整個
系統的性能,大多數高速的設計理論也要最終經過Layout得以實現並驗證,由此可見,布
線在高速PCB設計中是至關重要的。下面將針對實際布線中可能遇到的一些情況,分析其
合理性,並給出一些比較優化的走線策略。主要從直角走線,差分走線,蛇形線等三個方面來闡述。
1． 直角走線
直角走線一般是PCB布線中要求盡量避免的情況,也幾乎成為衡量布線好壞的標准之一,
那麼直角走線究竟會對信號傳輸產生多大的影響呢？從原理上說,直角走線會使傳輸線的
線寬發生變化,造成阻抗的不連續。其實不光是直角走線,頓角,銳角走線都可能會造成
阻抗變化的情況。
直角走線的對信號的影響就是主要體現在三個方面：一是拐角可以等效為傳輸線上的容性
負載,減緩上升時間;二是阻抗不連續會造成信號的反射;三是直角尖端產生的EMI。
傳輸線的直角帶來的寄生電容可以由下面這個經驗公式來計算：-
C=61W(Er)1/2/Z0
在上式中,C就是指拐角的等效電容（單位：pF）,W指走線的寬度（單位：inch）,εr
指介質的介電常數,Z0就是傳輸線的特徵阻抗。舉個例子,對於一個4Mils的50歐姆傳輸
線（εr為4.3）來說,一個直角帶來的電容量大概為0.0101pF,進而可以估算由此引起的
上升時間變化量：
T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps
通過計算可以看出,直角走線帶來的電容效應是極其微小的。
由於直角走線的線寬增加,該處的阻抗將減小,於是會產生一定的信號反射現象,我們可
以根據傳輸線章節中提到的阻抗計算公式來算出線寬增加後的等效阻抗,然後根據經驗公
式計算反射系數：ρ=(Zs-Z0)/(Zs+Z0),一般直角走線導致的阻抗變化在7%-20%之間,因
而反射系數最大為0.1左右。而且,從下圖可以看到,在W/2線長的時間內傳輸線阻抗變化到最小,再經過W/2時
間又恢復到正常的阻抗,整個發生阻抗變化的時間極短,往往在10ps之內,這樣快而且微
小的變化對一般的信號傳輸來說幾乎是可以忽略的。
很多人對直角走線都有這樣的理解,認為尖端容易發射或接收電磁波,產生EMI,這也成
為許多人認為不能直角走線的理由之一。然而很多實際測試的結果顯示,直角走線並不會
比直線產生很明顯的EMI。也許目前的儀器性能,測試水平制約了測試的精確性,但至少
說明了一個問題,直角走線的輻射已經小於儀器本身的測量誤差。
總的說來,直角走線並不是想像中的那麼可怕。至少在GHz以下的應用中,其產生的任何
諸如電容,反射,EMI等效應在TDR測試中幾乎體現不出來,高速PCB設計工程師的重點還
是應該放在布局,電源/地設計,走線設計,過孔等其他方面。當然,盡管直角走線帶來
的影響不是很嚴重,但並不是說我們以後都可以走直角線,注意細節是每個優秀工程師必備的基本素質,而且,隨
著數字電路的飛速發展,PCB工程師處理的信號頻率也會不斷提高,到10GHz以上的RF設計
領域,這些小小的直角都可能成為高速問題的重點對象。
2． 差分走線
差分信號（Differential Signal）在高速電路設計中的應用越來越廣泛,電路中最關鍵
的信號往往都要採用差分結構設計,什麼另它這么倍受青睞呢？在PCB設計中又如何能保
證其良好的性能呢？帶著這兩個問題,我們進行下一部分的討論。
何為差分信號？通俗地說,就是驅動端發送兩個等值、反相的信號,接收端通過比較這兩
個電壓的差值來判斷邏輯狀態「0」還是「1」。而承載差分信號的那一對走線就稱為差分
走線。
差分信號和普通的單端信號走線相比,最明顯的優勢體現在以下三個方面：
a.抗干擾能力強,因為兩根差分走線之間的耦合很好,當外界存在雜訊干擾時,幾乎是同
時被耦合到兩條線上,而接收端關心的只是兩信號的差值,所以外界的共模雜訊可以被完
全抵消。
b.能有效抑制EMI,同樣的道理,由於兩根信號的極性相反,他們對外輻射的電磁場可以
相互抵消,耦合的越緊密,泄放到外界的電磁能量越少。
c.時序定位精確,由於差分信號的開關變化是位於兩個信號的交點,而不像普通單端信號
依靠高低兩個閾值電壓判斷,因而受工藝,溫度的影響小,能降低時序上的誤差,同時也
更適合於低幅度信號的電路。目前流行的LVDS（low voltage differential
signaling）就是指這種小振幅差分信號技術。
對於PCB工程師來說,最關注的還是如何確保在實際走線中能完全發揮差分走線的這些優
勢。也許只要是接觸過Layout的人都會了解差分走線的一般要求,那就是「等長、等距」
。等長是為了保證兩個差分信號時刻保持相反極性,減少共模分量;等距則主要是為了保
證兩者差分阻抗一致,減少反射。「盡量靠近原則」有時候也是差分走線的要求之一。但所有這些規則都不是用
來生搬硬套的,不少工程師似乎還不了解高速差分信號傳輸的本質。下面重點討論一下
PCB差分信號設計中幾個常見的誤區。
誤區一：認為差分信號不需要地平面作為迴流路徑,或者認為差分走線彼此為對方提供回
流途徑。造成這種誤區的原因是被表面現象迷惑,或者對高速信號傳輸的機理認識還不夠
深入。從圖1-8-15的接收端的結構可以看到,晶體管Q3,Q4的發射極電流是等值,反向的
,他們在接地處的電流正好相互抵消（I1=0）,因而差分電路對於類似地彈以及其它可能存在於電源和地平面上
的噪音信號是不敏感的。地平面的部分迴流抵消並不代表差分電路就不以參考平面作為信
號返迴路徑,其實在信號迴流分析上,差分走線和普通的單端走線的機理是一致的,即高
頻信號總是沿著電感最小的迴路進行迴流,最大的區別在於差分線除了有對地的耦合之外,還存在相互之間的耦
合,哪一種耦合強,那一種就成為主要的迴流通路,圖1-8-16是單端信號和差分信號的地
磁場分布示意圖。
在PCB電路設計中,一般差分走線之間的耦合較小,往往只佔10~20%的耦合度,更多的還
是對地的耦合,所以差分走線的主要迴流路徑還是存在於地平面。當地平面發生不連續的
時候,無參考平面的區域,差分走線之間的耦合才會提供主要的迴流通路,見圖1-8-17所
示。盡管參考平面的不連續對差分走線的影響沒有對普通的單端走線來的嚴重,但還是會降低差分信號的質量,
增加EMI,要盡量避免。也有些設計人員認為,可以去掉差分走線下方的參考平面,以抑
制差分傳輸中的部分共模信號,但從理論上看這種做法是不可取的,阻抗如何控制？不給
共模信號提供地阻抗迴路,勢必會造成EMI輻射,這種做法弊大於利。
誤區二：認為保持等間距比匹配線長更重要。在實際的PCB布線中,往往不能同時滿足差
分設計的要求。由於管腳分布,過孔,以及走線空間等因素存在,必須通過適當的繞線才
能達到線長匹配的目的,但帶來的結果必然是差分對的部分區域無法平行,這時候我們該
如何取捨呢？在下結論之前我們先看看下面一個模擬結果。
從上面的模擬結果看來,方案1和方案2波形幾乎是重合的,也就是說,間距不等造成的影
響是微乎其微的,相比較而言,線長不匹配對時序的影響要大得多（方案3）。再從理論
分析來看,間距不一致雖然會導致差分阻抗發生變化,但因為差分對之間的耦合本身就不
顯著,所以阻抗變化范圍也是很小的,通常在10%以內,只相當於一個過孔造成的反射,這對信號傳輸不會造成
明顯的影響。而線長一旦不匹配,除了時序上會發生偏移,還給差分信號中引入了共模的
成分,降低信號的質量,增加了EMI。
可以這么說,PCB差分走線的設計中最重要的規則就是匹配線長,其它的規則都可以根據
設計要求和實際應用進行靈活處理。
誤區三：認為差分走線一定要靠的很近。讓差分走線靠近無非是為了增強他們的耦合,既
可以提高對雜訊的免疫力,還能充分利用磁場的相反極性來抵消對外界的電磁干擾。雖說
這種做法在大多數情況下是非常有利的,但不是絕對的,如果能保證讓它們得到充分的屏
蔽,不受外界干擾,那麼我們也就不需要再讓通過彼此的強耦合達到抗干擾和抑制EMI的目的了。如何才能保證
差分走線具有良好的隔離和屏蔽呢？增大與其它信號走線的間距是最基本的途徑之一,電
磁場能量是隨著距離呈平方關系遞減的,一般線間距超過4倍線寬時,它們之間的干擾就
極其微弱了,基本可以忽略。此外,通過地平面的隔離也可以起到很好的屏蔽作用,這種結構在高頻的（10G以上
）IC封裝PCB設計中經常會用採用,被稱為CPW結構,可以保證嚴格的差分阻抗控制（2Z0
）,如圖1-8-19。
差分走線也可以走在不同的信號層中,但一般不建議這種走法,因為不同的層產生的諸如
阻抗、過孔的差別會破壞差模傳輸的效果,引入共模雜訊。此外,如果相鄰兩層耦合不夠
緊密的話,會降低差分走線抵抗雜訊的能力,但如果能保持和周圍走線適當的間距,串擾
就不是個問題。在一般頻率（GHz以下）,EMI也不會是很嚴重的問題,實驗表明,相距500Mils的差分走線,在3
米之外的輻射能量衰減已經達到60dB,足以滿足FCC的電磁輻射標准,所以設計者根本不
用過分擔心差分線耦合不夠而造成電磁不兼容問題。
3．
歡迎進入老古開發網論壇對PCB 走線技巧進行討論
Protel的Altium Designer 6.0
簡介:
Protel軟體的最新高端版本Altium Designer 6.0 2005年年底，Protel軟體的原廠商Altium公司推出了Protel系列的最新高端版本Altium Designer 6.0。 Altium Designer 6.0，它是完全一體化電子產品開發系統的一個新版本，也是業界第一款也是唯一一種完整的板級設計解決方案。Altium Designer 是業界首例將設計流程、集成化PCB 設計、可編程器件（如FPGA）設計和基於處理器設計的嵌入式軟體開發功能......
PROTEL99簡介
Power PADS簡介
PROTEL原理圖嵌入Word文檔的實現與分析
怎樣將PROTEL格式的文件轉換為AUTOCAD格式並列印
下一個:[AVR單片機]Atmel三款帶10位ADC的AVR單片機
簡介:
Atmel宣布推出針對電池充電器、感測器終端和低端馬達控制應用的 AVR(R) 快閃記憶體微控制器系列的三個新成員。 三款最新14管腳 tinyAVR(R) 產品加入到廣泛的 AVR 快閃記憶體微控制器系列中。三款設備都具有管腳兼容的特點，僅在快閃記憶體、EEPROM 和靜態隨機存取存儲器 (SRAM) 的存儲容量上有所不同。ATtiny24 的自編程快閃記憶體容量為 2 KB，而 ATtiny44 和 ATtiny84 則分別為 ......
PCB工程師需要注意的地方
---------------------------------------------------------------------
PCB工程師需要注意的地方 較多的PCB工程師,他們經常畫電腦主板,對Allegro等優秀的工具非常的熟練,但是,非常可惜的是,他們居然很少知道如何進行阻抗控制,如何使用工具進行信號完整性分析.如何使用IBIS模型我覺得真正的PCB高手應該還是信號完整性專家,而不僅僅停留在連連線,過過孔的基礎上對布通一塊板子容易，布好一塊好難。
小資料
對於電源、地的層數以及信號層數確定後，它們之間的相對排布位置是每一個PCB工程師都不能迴避的話題；
單板 層的排布一般原則：
元件面下面（第二層）為地平面，提供器件屏蔽層以及為頂層布線提供參考平面；
所有信號層盡可能與地平面相鄰；
盡量避免兩信號層直接相鄰；s
主電源盡可能與其對應地相鄰；
兼顧層壓結構對稱。
對於母板的層排布，現有母板很難控制平行長距離布線，對於板級 工作頻率在50MHZ以上的（50MHZ以下的情況可參照，適當放寬），建議排布原則：
元件面、焊接面為完整的地平面（屏蔽）；
無相鄰平行布線層；
所有信號層盡可能與地平面相鄰；
關鍵信號與地層相鄰，不跨分割區。
註：具體PCB的層的設置時，要對以上原則進行靈活掌握，在領會以上原則的基礎上，根據實際單板的需求，如：是否需要一關鍵布線層、電源、地平面的分割情況等，確定層的排布，切忌生搬硬套，或摳住一點不放。
以下為單板層的排布的具體探討：
*四層板，優選方案1，可用方案3
方案 電源層數 地層數 信號層數 1 2 3 4
1 1 1 2 S G P S
2 1 2 2 G S S P
3 1 1 2 S P G S
方案1 此方案四層PCB的主選層設置方案，在元件面下有一地平面，關鍵信號優選布TOP層；至於層厚設置，有以下建議：
滿足阻抗控制芯板（GND到POWER）不宜過厚，以降低電源、地平面的分布阻抗；保證電源平面的去藕效果；為了達到一定的屏蔽效果，有人試圖把電源、地平面放在TOP、BOTTOM層，即採用方案2：
此方案為了達到想要的屏蔽效果，至少存在以下缺陷：
電源、地相距過遠，電源平面阻抗較大
電源、地平面由於元件焊盤等影響，極不完整
由於參考面不完整，信號阻抗不連續
實際上，由於大量採用表貼器件，對於器件越來越密的情況下，本方案的電源、地幾乎無法作為完整的參考平面，預期的屏蔽效果很難實現；方案2使用范圍有限。但在個別單板中，方案2不失為最佳層設置方案。
以下為方案2使用案例；
案例（特例）：設計過程中，出現了以下情況：
A、整板無電源平面，只有GND、PGND各佔一個平面；
B、整板走線簡單，但作為介面濾波板，布線的輻射必須關注；
C、該板貼片元件較少，多數為插件。
分析：
1、由於該板無電源平面，電源平面阻抗問題也就不存在了；
2、由於貼片元件少（單面布局），若表層做平面層，內層走線，參考平面的完整性基本得到保證，而且第二層可鋪銅保證少量頂層走線的參考平面；
3、作為介面濾波板，PCB布線的輻射必須關注，若內層走線，表層為GND、PGND，走線得到很好的屏蔽，傳輸線的輻射得到控制；
鑒於以上原因，在本板的層的排布時，決定採用方案2，即：GND、S1、S2、PGND，由於表層仍有少量短走線，而底層則為完整的地平面，我們在S1布線層鋪銅，保證了表層走線的參考平面；五塊介面濾波板中，出於以上同樣的分析，設計人員決定採用方案2，同樣不失為層的設置經典。
列舉以上特例，就是要告訴大家，要領會層的排布原則，而非機械照搬。
方案3：此方案同方案1類似，適用於主要器件在BOTTOM布局或關鍵信號底層布線的情況；一般情況下，限制使用此方案；
2 PCB工程師需要注意的地方
*六層板：優選方案3，可用方案1，備用方案2、4對於六層板，優先考慮方案3，優選布線層S2，其次S3、S1。主電源及其對應的地布在4、5層，層厚設置時，增大S2-P之間的間距，縮小P-G2之間的間距（相應縮小G1-S2層之間的間距），以減小電源平面的阻抗，減少電源對S2的影響；
在成本要求較高的時候，可採用方案1，優選布線層S1、S2，其次S3、S4，與方案1相比，方案2保證了電源、地平面相鄰，減少電源阻抗，但S1、S2、S3、S4全部裸露在外，只有S2才有較好的參考平面；
對於局部、少量信號要求較高的場合，方案4比方案3更適合，它能提供極佳的布線層S2。
*八層板：優選方案2、3、可用方案1
對於單電源的情況下，方案2比方案1減少了相鄰布線層，增加了主電源與對應地相鄰，保證了所有信號層與地平面相鄰，代價是：犧牲一布線層；對於雙電源的情況，推薦採用方案3，方案3兼顧了無相鄰布線層、層壓結構對稱、主電源與地相鄰等優點，但S4應減少關鍵布線；方案4：無相鄰布線層、層壓結構對稱，但電源平面阻抗較高；應適當加大3-4、5-6，縮小2-3、6-7之間層間距；
方案5：與方案4相比，保證了電源、地平面相鄰；但S2、S3相鄰，S4以P2作參考平面；對於底層關鍵布線較少以及S2、S3之間的線
間竄擾能控制的情況下此方案可以考慮；
*十層板：推薦方案2、3、可用方案1、4
方案3：擴大3-4與7-8各自間距，縮小5-6間距，主電源及其對應地應置於6、7層；優選布線層S2、S3、S4，其次S1、S5；本方案適合信號布線要求相差不大的場合，兼顧了性能、成本；推薦大家使用；但需注意避免S2、S3之間平行、長距離布線；
方案4：EMC效果極佳，但與方案3比，犧牲一布線層；在成本要求不高、EMC指標要求較高、且必須雙電源層的關鍵單板，建議採用此種方案；優選布線層S2、S3,對於單電源層的情況，首先考慮方案2，其次考慮方案1。方案1具有明顯的成本優勢，但相鄰布線過多，平行長線難以控制；
*十二層板：推薦方案2、3，可用方案1、4、備用方案5
以上方案中，方案2、4具有極好的EMC性能，方案1、3具有較佳的性價比；
對於14層及以上層數的單板，由於其組合情況的多樣性，這里不再一一列舉。大家可按照以上排布原則，根據實際情況具體分析。
以上層排布作為一般原則，僅供參考，具體設計過程中大家可根據需要的電源層數、布線層數、特殊布線要求信號的數量、比例以及電源、地的分割情況，結合以上排布原則靈活掌握
6層板以後的各個方案在哪?
6層和8層來了
*六層板，優選方案3，可用方案1，備用方案2、4
方案 電源 地 信號 1 2 3 4 5 6
1 1 1 4 S1 G S2 S3 P S4
2 1 1 4 S1 S2 G P S3 S4
3 1 2 3 S1 G1 S2 G2 P S3
4 1 2 3 S1 G1 S2 G2 P S3
*八層板：優選方案2、3、可用方案1
方案 電源 地 信號 1 2 3 4 5 6 7 8
1 1 2 5 S1 G1 S2 S3 P S4 G2 S5
2 1 3 4 S1 G1 S2 G2 P S3 G3 S4
3 2 2 4 S1 G1 S2 P1 G2 S3 P2 S4
4 2 2 4 S1 G1 S2 P1 P2 S3 G3 S4
5 2 2 4 S1 G1 P1 S2 S3 G2 P2 S4
EMC問題
在布板的時候還應該注意EMC的抑制哦！！這很不好把握，分布電容隨時存在！！
如何接地!
PCB設計原本就要考慮很多的因素,不同的環境需要考慮不同的因素.另外,我不是PCB工程師,經驗並不豐富:)))
地的分割與匯接
接地是抑制電磁干擾、提高電子設備EMC性能的重要手段之一。正確的接地既能提高產品抑制電磁干擾的能力，又能減少產品對外的EMI發射。
接地的含義
電子設備的「地」通常有兩種含義：一種是「大地」（安全地），另一種是「系統基準地」（信號地）。接地就是指在系統與某個電位基準面之間建立低阻的導電通路。「接大地」就是以地球的電位為基準，並以大地作為零電位，把電子設備的金屬外殼、電路基準點與大地相連接。
3 PCB工程師需要注意的地方
把接地平面與大地連接，往往是出於以下考慮：
A、提高設備電路系統工作的穩定性；
B、靜電泄放；
C、為*作人員提供安全保障。
接地的目的
A、安全考慮，即保護接地；
B、為信號電壓提供一個穩定的零電位參考點（信號地或系統地）；
C、屏蔽接地。
基本的接地方式
電子設備中有三種基本的接地 方式：單點接地、多點接地、浮地。
單點接地
單點接地是整個系統中，只有一個物理點被定義為接地參考點，其他各個需要接地的點都連接到這一點上。
單點接地適用於頻率較低的電路中（1MHZ以下）。若系統的工作頻率很高，以致工作波長與系統接地引線的長度可比擬時，單點接地方式就有問題了。當地線的長度接近於1/4波長時，它就象一根終端短路的傳輸線，地線的電流、電壓呈駐波分布，地線變成了輻射天線，而不能起到「地」的作用。
為了減少接地阻抗，避免輻射，地線的長度應小於1/20波長。在電源電路的處理上，一般可以考慮單點接地。對於大量採用的數字電路的PCB，由於其含有豐富的高次諧波，一般不建議採用單點接地方式。
多點接地
多點接地是指設備中各個接地點都直接接到距它最近的接地平面上，以使接地引線的長度最短。
多點接地電路結構簡單，接地線上可能出現的高頻駐波現象顯著減少，適用於工作頻率較高的（>10MHZ）場合。但多點接地可能會導致設備內部形成許多接地環路，從而降低設備對外界電磁場的抵禦能力。在多點接地的情況下，要注意地環路問題，尤其是不同的模塊、設備之間組網時。地線迴路導致的電磁干擾：
理想地線應是一個零電位、零阻抗的物理實體。但實際的地線本身既有電阻分量又有電抗分量，當有電流通過該地線時，就要產生電壓降。地線會與其他連線（信號、電源線等）構成迴路，當時變電磁場耦合到該迴路時，就在地迴路中產生感應電動勢，並由地迴路耦合到負載，構成潛在的EMI威脅。
浮地
浮地是指設備地線系統在電氣上與大地絕緣的一種接地方式。
由於浮地自身的一些弱點，不太適合一般的大系統中，其接地方式很少採用
關於接地方式的一般選取原則：
對於給定的設備或系統，在所關心的最高頻率（對應波長為）入上，當傳輸線的長度L〉入，則視為高頻電路，反之，則視為低頻電路。根據經驗法則，對於低於1MHZ的電路，採用單點接地較好；對於高於10MHZ，則採用多點接地為佳。對於介於兩者之間的頻率而言，只要最長傳輸線的長度L小於/20入，則可採用單點接地以避免公共阻抗耦合。
對於接地的一般選取原則如下：
（1）低頻電路（<1MHZ），建議採用單點接地；
（2）高頻電路（>10MHZ），建議採用多點接地；
（3）高低頻混合電路，混合接地。
I. pcb設計需要哪些知識
這個你可以去通過一些查閱資料來進行總結，然後進行設計。
J. 請問:學pcb設計前需要掌握什麼知識
我也是做PCB的！！我來教你！！學會的話你到外面找工作都有3000